FPGA发送固定UDP包，检测到数据长度偶尔出现变化

dawnduan · 发表于 2015-8-18 15:16:45

本帖最后由 dawnduan 于 2015-8-18 15:29 编辑

FPGA中设置发送UDP数据区为1+512+1字节。前后的这两个单字节是相等的，是从0到255的累加。

如此在科来分析软件中，正常说来，检测到包大小为560：6+6+2+28+514+4.

但是偶尔会出现561的情况。

如下图截图

dawnduan · 发表于 2015-8-18 15:35:44

还有问题：FPGA和PC直连，通过科来软件和wireshark都可以检测到数据。但是通过路由器，就检测不到FPGA发送到pc的数据。
我猜想是不是crc校验出问题。